下列VerilogHDL程序所描述电路是（）moduleTRI(EN，IN，OUT);inputIN，EN;outputOUT;assignOUT=EN?IN’bZ;endmodule