数字集成块输出单元的逻辑面积至少为内部标准门面积的数百倍以上;在大驱动输出单元设计时，通常采用逐渐增加缓冲驱动设计以缩短延迟时间第四章组合逻辑设计原理第四章组合逻辑设计原理(单元测验)