moduleCNT(CLK，Q);output[]Q;inputCLK;reg____Q;always@(posedgeCLK)Q=Q+;assignQ=Q;endmodule空格处应该填入：