VHDL语言是一种结构化设计语言，一个设计实体（电路模块）包括实体与结构体两部分，实体描述的是（）A器件外部特性B器件的综合约束C器件的内部功能D器件外部特性与内部功能