计算机组成原理与结构设计 知到智慧树答案2024 z12675

_______ ________ __________的连接是CPU与存储芯片连接的关键 ________和________ _______和_______，这三个主要技术指标之间的矛盾，通常将存储系统分为多级存储层次 ______可区分存储单元中存放的是指令还是数据 ______在补码表示的机器中若寄存器A中存放数EH，经过一次运算它可以变为CFH ，无期末 《智慧树》测试答案(精选8篇) +的原码不等于的原码 2021知到智慧树题库及答案三篇合集 ABCD ADMAB周期挪用CDMA与CPU交替访问D停止CPU访问主存； ADMAB程序查询C程序中断 ADMA方式B程序查询方式C中断方式 ADMA的数据传送不需CPU控制；B一个更高级的中断请求一定可以中断另一个中断处理程序的执行；CDMA中有中断机制 AEEPROMBSRAMCEPROMDDRAM AEPROM是可改写的，因而也是随机存储器的一种；BEPROM是可改写的，但它不能用作为随机存储器用CEPROM是可改写的，但它能用作为随机存储器用 AHBCHD AI/O总线 AIRBPCCMDRDMAR AKBBKCKBDK ARISC机一定采用流水技术B采用流水技术的机器一定是RISC机；CCISC机一定不采用流水技术 AUPB主机CALUDCPU A一个指令周期B一个机器周期C一个存储周期 A一定是不可改写的B其余都不对C不一定是可改写的D一定是可改写的 A不一定采用流水技术；B一定采用流水技术；CCPU配备很多的通用寄存器；DCPU配备很少的通用寄存器； A不能取代中断方式；B也能向CPU请求中断处理数据传送；C既然能用于高速外围设备的信息传送，也就能代替中断方式；D能取代中断方式 A主存BCacheC寄存器 A主存B低速缓冲存储器C辅存D高速缓冲存储器 A主存只能由RAM组成；B主存可由RAM和ROM组成；C主存只能由SRAM组成；D主存只能由ROM组成； A主存的存取时间BCache的容量CCache块的大小 A主机B外围设备C存储器D操作系统 A主程序的断点地址B传送数据的起始地址C被选中设备的地址D中断服务程序入口地址 A从主存取出指令并完成指令操作码译码B从主存取出指令 A保存大量数据方便B减少主机箱的体积C解决容量 A其地址线数与无关B其地址线为根C其地址线数与有关 A内无中断机制B内有中断机制；C内有中断机制，可以处理异常情况；D可以用于主存与主存之间的数据交换； A减少了信息传输量B三者都对C减少了信息传输量的条数D提高了信息传输量 A出栈指令B转移指令C入栈指令D中断返回指令 A半互锁B不互锁C全互锁 A即传送地址又传送数据 A反码B原码C移码D补码 A取指令操作是控制器自动进行的；B指令周期的第一个操作是取指令；C为了进行取指令操作，控制器需要得到相应的指令；D指令第一字节含操作码 A变址B间接C立即D直接 A变址寄存器内容由用户确定，在程序执行过程中可变；B变址寄存器内容由用户确定，在程序执行过程中不可变；C变址寄存器内容由操作系统确定，在程序执行过程中可变；D变址寄存器内容由操作系统确定，在程序执行过程不中可变； A只做算术运算，不做逻辑运算；B只做加法C能存放运算结果D其余都不对 A可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据B某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据C可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据D某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据 A在发送设备和接受设备中都是进行串行到并行的变换B在发送设备和接受设备中都是进行并行到串行的变换C发送设备进行串行到并行的变换，在接受设备中都是进行并行到串行的变换D发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换 A在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变；B在程序执行过程中，变址寄存器和基址寄存器和内容都可变的；C变址寄存器的内容在程序执行过程中是可变的 A地址线B数据线C网络线D片选线 A字节B字节C字节D字节 A存储体，译码器，驱动器，MAR，MDRB存储体，译码器，刷新电路，读出电路，写入电路C存储体，译码器，刷新电路，读出电路，D存储体，译码器，驱动器，读写电路，控制电路 A存储器B用户C运算器D控制器 A存取周期B间址周期C执行周期D指令周期 A存放程序B存放微程序C存放程序和数据D存放数据 A对B错 A将补码转化为反码B将补码转化为原码C判溢D对阶 A应用程序B外围设备C文本处理DCPU A开发或关闭中断系统B指示正有中断在进行C向CPU发中断请求 A打印机B画笔及图形板C鼠标器D键盘 A把多条能并行操作的指令组合成一条具有多个操作码字段的指令 A指令寄存器B地址寄存器C通用寄存器D地址译码器 A控制信号B数据信号 A控制器B运算器 A控制器B运算器CI/O设备D存储器 A控制线B数据线C地址线D状态线 A提高CUP利用率B减少总线中信号线的数量C增加总线的功能D提高总线的传输带宽 A操作码 A数据总线B多路开关C累加寄存器D算术逻辑运算单元 A数据总线B算术逻辑运算部件C数据选择器D累加寄存器 A整好B少C多D相等 A时钟周期B存储周期C机器周期D指令周期 A机器语言B汇编语言C机器语言和汇编语言D符号语言 A的n次方B的n次方C的n次方D的n次方再 A直接映像B全相联映像C组相联映像 A磁带B磁盘CRAMD光盘 A磁盘中读出B主存储器中读出C寄存器中读出DCPU中读出 A程序中指令的数量B下一条指令的地址C当前指令的地址 A程序中断方式和DMA方式中实现数据传送都需中断请求；BDMA要等到指令周期结束时才进行周期窃取 A程序查询BDMA方式C中断 A算术右移B逻辑左移C逻辑右移D算术左移 A补码B原码C移码D反码 A补码和移码B反码和补码C原码和反码D原码和补码 A解决CPU和主存之间的速度匹配问题；B既扩大主存容量，又提高了存取速度；C扩大辅存容量 A访存指令B控制指令C输入输出指令 A辅助存储器B软件C硬件D固件 A辅存B主存C低速缓冲存储器D高速缓冲存储器 A运算器 A进栈指令和转移指令B访存指令C硬件自动 A通用寄存器B指令寄存器C状态寄存器D程序计数器 A速度，容量，价格/位B速度，材质，价格/位C速度，容量，价格D速度，材质，价格 A速度，容量B速度，价格C价格，容量D容量，速度 A错B对 B由设备向主机提供地址；C用于选择指定存储器单元和I/O设备接口电路的地址；D只用于选择存储器单元； B缩短原来流水线的处理器周期；C在每个时钟周期内同时并发多条指令； Cache存储器保存RAM存储器的信息副本，所以占部分RAM地址空间 Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作______ CISC的特点包括指令字长不固定，指令格式多 CPU CPU不包括______ CPU是指______ C产生时序信号 C程序中断方式和DMA方式中都有中断请求，但目的不同；D程序中断方式中有中断请求，DMA方式中没有中断请求； DDMA和CPU必须分时使用总线； DEPROM只能改写一次，故不能作为随机存储器用； DMA DMA工作方式提高了CPU的效率，同时也提高了数据传送的速度 DMA接口______ DMA控制器和CPU可以同时使用总线工作 DMA方式 DMA方式______ DMA方式传送数据时，每传送一个数据要占用_____的时间 DMA方式既能用于控制主机与高速外围设备之间的信息传送，也能代替中断传送方式 DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作______ DRAM D变址寄存器的内容在程序执行过程中是不可变的； D扩大主存容量； EPROM是可改写的，但它不能用作为随机存储器用 I/O总线 I/O设备的统一编址就是将I/O地址看成存储器地址的一部分 I/O采用不统一编址时，进行输入输出操作的指令是______ I/O采用统一编址时，进行输入的操作的指令是（）A输入输出指令B访存指令C控制指令D程序指令 IR K n位定点补码表示的最大值是______ RAM RISC一定采用流水技术 RISC机一定采用流水技术 RISC机器______ SRAM每个单元的规模大于DRAM的规模 一个K×位的存储器，其地址线和数据线的总和是______ 一个KB的存储器，其地址线和数据线的总和是_________ 一个位二进制整数，若采用补码表示，且由个和个组成，则最小值为______ 一个存储周期 一个更高优先级的中断请求可以中断另一个中断处理程序的执行 一个更高级的中断请求一定可以中断另一个中断处理程序的执行； 一个正数的补码和它的原码相同，而与它的反码不同 一个节拍信号的宽度是指_____ 一定采用流水技术； 一机器内码为H，它所表示的真值为，则它是______ 一条指令中包含的信息有______ 一片MB的磁盘能存储______的数据 下一条指令的地址 下列______不是输入设备 下列器件中，存取速度最快的是______ 下列描述当中______是正确的 下述说法中______是正确的 不一定是可改写的 不互锁 不能取代中断方式； 与中断处理程序相比，CPU目前运行的用户应用程序的级别最高 中断 中断发生时，程序计数器内容的保护和更新，是由______完成的 中断向量可提供______ 中断服务程序入口地址 中断服务程序的最后一条指令是______ 中断标志标志触发器用于______ 中断返回指令 为了解决存储器的_______ 为了进行取指令操作，控制器需要得到相应的指令； 主存 主存储器中读出 主存可由RAM和ROM组成； 主存和CPU之间增加高速缓冲存储器的目的是______ 主存和外围设备之间的信息传送线 主存和外围设备之间的信息传送线C运算器 主存总线和控制总线三组传输线 主存总统和DMA总线三组传输线 主存总统和DMA总线三组传输线BI/O总线 主存总统和系统总线三组传输线C地址线 主存是由________ 主存的存取时间 主机 主机与设备传送数据时，采用______，CPU效率最高 乘 从主存取出指令 以下叙述______是错误的 以下叙述中______是正确的 以下这些说法中______是正确的 以下选项中描述错误的是______ 价格 位的个人计算机，一个字节由______位组成 使用三态门电路可以构成数据总线，它的输出电平有逻辑“” 信息码C操作码 全相联映像 其余都不对 其地址线数与无关 内容第五章单元测试 内有中断机制； 决定计算机运算精度的主要技术指标是计算机的字长 减 减少了信息传输量的条数 减少总线中信号线的数量 减运算 分析指令并产生有关的操作控制信号 判溢 加法器是构成运算器的主要部件，为了提高运算速度，运算器中通常都采用并行加法器 十进制数的单精度浮点数IEEE代码为______ 半导体RAM信息可读可写，且断电后仍能保持记忆 半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的 半导体存储器是一种易失性存储器，电源掉电后所存信息均将丢失 单元测试答案 - 智慧树答案大全 单级中断与多级中断的区别是单级中断只能实现单中断，而多级中断可以实现多重中断或中断嵌套 原码 原码和反码 反码 发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换第七章单元测试 变址 变址寄存器内容由用户确定，在程序执行过程中可变； 变址寻址和基址寻址的有效地址形成方式类似，但是______ 可编程的只读存储器______ 向量地址D操作码 吞吐率指单位时间内流水线所完成指令或输出结果的数量A错B对 周期挪用 固件 在Cache主存地址映像中，组相联灵活性最强 在CPU的寄存器中，______对用户是完全透明的 在CPU的寄存器中，状态寄存器对用户是透明的 在下列几种存储器中，不能脱机保存信息的是______ 在下列因素中，与Cache的命中率无关的是______ 在下列寻址方式中，______寻址方式需要先计算，再访问主存 在中断接口电路中，向量地址可通过______送至CPU 在串行传输时，被传输的数据______ 在单总线结构的CPU中，连接在总线上的多个部件______ 在取指令操作之后，程序计数器中存放的是______ 在各种异步通信方式中，______速度最快 在定点整数除法中，为了避免运算结果的溢出，要求|被除数|＜|除数| 在寄存器间接寻址方式中，操作数是从______ 在机器数的四种表示方法中，______对的表示有两种形式 在每个时钟周期内同时并发多条指令； 在直接程序控制方式下，CPU启动I/O设备的指令开始执行后，直到数据传送完为止，CPU不能执行别的程序 在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变； 在规格化浮点表示中，保持其他方面不变，只是将阶码部分由移码表示改为补码表示，则会使该浮点表示的数据表示范围增大 在计算机的总线中，地址信息 在计算机系统中，所有的数据传送都必须由CPU控制实现 地址信号 地址信号D地址信号 地址码 地址译码器 均为章节测试 外围设备 外围设备一旦申请中断，立刻能得到CPU的响应 多 多级存储层次结构可分为缓存主存层次和主存辅存层次，前者主要解决存储系统的_______问题，后者主要解决存储系统的_________问题 字节 存储体，译码器，驱动器，读写电路，控制电路 存储器主要用来______ 存储器和硬盘组成 存储器的容量应该包括主存容量和辅存容量 存储芯片容量不同，其地址线的数量也不同，而CPU的地址线数量往往比存储芯片的地址线数量________ 存储芯片的价格取决于芯片的容量和速度 存取周期 存放欲执行指令的寄存器是______ 存放程序和数据 定点补码运算时，其符号位不参与运算 寄存器 寄存器和主存之间的信息传送线BCPU 寄存器和外围设备之间的信息传送线 寄存器和算术逻辑单元ALU之间由通信总线连接 对 对于相同的机器字长，补码比原码和反码能多表示一个负数 对第七章单元测试 对第六章单元测试 对第四章单元测试 尾数部件只进行乘除运算 开发或关闭中断系统 当CPU要访问数据时，它先访问虚存，之后再访问主存 微型机系统，主机和告诉硬盘进行数据交换一般采用______方式 微处理器可以用来做微型计算机的CPU 总线中地址线的作用是______ 总线复用方式可以______ 总线带宽可以理解为总线的数据传输速率 所谓三总线结构的计算机是指______ 打印机 指令中地址码部分所指定的寄存器中的内容是操作数的有效地址的寻址方式称为寄存器寻址 指令中的操作数可能来自控制存储器 指令周期包括取指周期和执行周期 指令寄存器 指令的地址码字段存放的一定是操作数；A错B对 控制信号 控制信号C数据信号 控制单元及主存储器合称为______ 控制器 控制器和主存C运算器和控制器 控制器和寄存器之间的信息传送线D运算器 控制器用来完成算术运算和逻辑运算 控制器的全部功能______ 控制码；B操作码 操作数在寄存器的寻址方式是寄存器寻址 操作码 操作系统属于系统软件 数据信号 数据信息和地址信息的设施 数据信息和控制信息不能同时出现在总线上 数据引脚和地址引脚越多芯片的容量越大 数据线 数据线和控制线三组传输线D设备总线 无需刷新等特点，被广泛用于________ 时序信号，以及来自存储器和I/O设备的响应信号都由控制总线来提供信息传送通路 时钟周期 智慧树知到章节测试答案 智慧树知到答案合集 智慧树答案 智慧树答案 - 知到网课答案 智慧树答案APP 智慧树答案全套免费 智慧树答案公众号免费 智慧树答案大全 - 知到智慧树题库 智慧树答案知到答案-网课答案题库大全 智慧树答案题库 智慧树见面课答案 最新知到智慧树 最新知到智慧树 答案大全 最新知到智慧树答案大全 最新知到网课 劳动教育 智慧树章节测试考试答案 有些计算机将一部分软件永恒地存于只读存储器中，称之为______ 机器字长指CPU一次能处理的数据位数 机器语言 某一RAM芯片，其容量为×位，除电源和接地端外，该芯片引出线的最少数目是__ 某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据 某数在计算机中用余码表示为，其真值为______ 某计算机字长是位，它的存储容量是KB．按字编址，它的寻址范围是______ 汇编语言是计算机能直接识别的语言 浮点乘除运算需要进行対阶操作 浮点数的IEEE标准对尾数编码采用的是______ 浮点数的取值范围取决于阶码的位数，浮点数的精度取决于尾数的位数 浮点数的正负由阶码的正负号来决定 浮点运算可由阶码运算和尾数运算两部分组成 浮点运算器中的阶码部件可实现加 片选线 独立请求方式，每台设备均有一对总线请求线和总线同意线 现代计算机的主存都由半导体集成电路构成 用于选择指定存储器单元和I/O设备接口电路的地址； 用户与计算机通信的界面是______ 由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由__来确定 由于动态RAM的集成度高，功耗小，价格便宜，而且随着其容量不断扩大，速度不断提高，因此被广泛用于计算机的_________ 电子计算机的算术/逻辑单元 的n次方 相联存储器与传统存储器的主要区别是前者又叫按________寻址的存储器A地址B堆栈C内容D数据 知到智慧树章节测试网课答案 知到智慧树章节测试网课答案题库 知到智慧树答案 知到智慧树答案大全-知到APP答案 知到智慧树答案题库 知到智慧树网课答案 知到智慧树网课答案题库 知到答案 知到答案 (校内课程) 完整智慧树网课章节测试答案 知到答案免费查询网站 知到答案吧 知到网课答案-知到智慧树答案 知到题库 硬件自动 程序中断方式和DMA方式中都有中断请求，但目的不同； 程序计数器PC属于______ 第一章单元测试 答案 算术右移 算术逻辑运算单元 算术逻辑运算部件 系统总线上的信号有______ 系统总线是指______ 组成总线时不仅要提供传输信息的物理传输线，还应有实现信息传输控制的器件，它们是总线缓冲器和总线控制器 结构相关指的是不同指令争用同一功能部件产生资源冲突 结构相关指的是流水线中的各条指令因重叠操作，改变对操作数的读写顺序，从而导致数据相关冲突 缺一不可的 网课小助手 网课小帮手 网课期末答案 网课答案 若主存每个存储单元为位，则______ 要访问DRAM，应首先给出地址，之后再给出地址 解决CPU和主存之间的速度匹配问题； 解决容量 计算机中使用总线结构便于增减外设，同时______ 计算机中有关ALU的描述，______是正确的 计算机主机由CPU 计算机使用总线结构的主要优点是便于实现模块化，同时减少了信息传输线的数目 计算机总线用于传输控制信息 计算机的存储器采用分级方式是为了_________ 计算机的运算速度只与机器的主频相关 计算机硬件和软件是相辅相成 计算机硬件能直接执行的只能是_____ 计算机系统中的所有与存储器和I/O设备有关的控制信号 计算机系统软件是计算机系统的核心软件 计算机组成原理与结构设计 智慧树章节测试答案 计算机组成原理与结构设计 智慧树答案 计算机组成原理与结构设计 智慧树网课答案 计算机组成原理与结构设计 知到智慧树答案 计算机组成原理与结构设计 知到智慧树答案2023 z12675 计算机组成原理与结构设计 知到答案 计算机运算速度是指每秒钟能执行操作系统的命令个数 设寄存器内容为H，若它对应的真值是，则该机器数是______ 访存指令 购买后上方矩形框将出现已付费的隐藏内容 超标量技术是______ 超流水线技术指在每个时钟周期可同时并发多条独立的指令 超流水线技术指将一些流水线寄存器插入到流水线段中，好比流水线再分段 超长指令字技术指把多条能并行操作的指令组合成一条具有多个操作码字段的超长指令 输入 输入设备将机器运算结果转换成人们熟悉的信息形式 输入输出指令 输入输出系统由I/O软件和I/O硬件两部分组成 输出装置以及外接的辅助存储器称为______ 运算器和控制器 运算器由许多部件组成，其核心部分是______ 运算器的主要功能是进行加法运算 运算器的核心部件是______ 运算结果通常存放在其中一个地址码所提供的地址中；A对B错 这是由于DMA方式在传送数据时不需要CPU干预，而且在一批数据传送完毕时，也完全不需要CPU干预 速度，容量 速度，容量，价格/位 速度三者之间的矛盾 速度三者之间的矛盾D减少主机箱的面积 逻辑“”和高阻（浮空）三种状态 逻辑运算是没有进位或借位的运算 采用DMA方式进行数据传送的设备，比不采用DMA方式进行数据传送的设备优先级要高 采用变址寻址可扩大寻址范围，且______ 采用变形补码是为了便于______ 错 错[/]完整 错下方是付费阅读内容：本平台商品均为虚拟商品，无法用作二次销售，不支持退换货，请在购买前确认您需要购买的资料准确无误后再购买，望知悉！[]post_id=”″show_buy_btn=”true”]第二章单元测试寒武纪生物大爆发的最主要特点是（） 错第二章单元测试 阶码部件在乘除运算时只进行加 除补码外，原码和反码不能表示 除运算 零的反码可以表示为______ 需点击上方按钮支付元购买，所有 需要定期刷新的存储芯片是______ 静态RAM由于其速度快 题库 高速缓冲存储器 鼠标器适合于_____方式实现输入操作